|
|
|
הוסיפו מידע על מעסיק
|
|
מהנדס FPGA
|
|
שאלות מראיונות עבודה לתפקיד
|
|
|
|
|
|
|
Theworker >
חומרה
>
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
130 - 121 מתוך 150
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת רפאל
מאי 2017
|
27.05.2017
|
|
|
| פרטים לגבי התהליך |
ראיון מקצועי ואישי ואחריו מיונים באדם מילוא, סיווג וכו' |
|
| שאלות מתוך הראיון |
כיצד ניתן לבדוק שרכיב זיכרון הינו תקין |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
אוגוסט 2017
|
| |
די פשוט, לא? הבסיסי; תכתוב לכל כתובת עם CNTR ולקרוא מכל הכתובות עם משוואה לCNTR אחר שסופר כל זמן שאמור להשתנות הOUTPUT
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על רפאל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אלישרא
ינואר 2017
|
29.04.2017
|
|
|
| פרטים לגבי התהליך |
2 ראיונות מקצועיים |
|
| שאלות מתוך הראיון |
תכנן מערכת שתזהה סדרת סיגנלים אסינכרונים ברוחב 1/4n sec על ידי FPGA |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
אפריל 2017
|
| |
לחבר את את כניסת האות לכניסת שעון של FF ולחבר את מוצא ה FF לכניסה עם מהפך.
כך שבכל עליית שעון מוצא הFF ישתנה.
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על אלישרא :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת ROKAR
פברואר 2007
|
16.12.2016
|
|
|
| פרטים לגבי התהליך |
שני ראיונות, אחד עם מהנדס בכיר ושני עם ראש התחום. |
|
| שאלות מתוך הראיון |
כיצד מתמודדים עם Meta stability? |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
דצמבר 2016
|
| |
Flip flop cascade
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על ROKAR :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת סיווה
ספטמבר 2016
|
27.11.2016
|
|
|
| פרטים לגבי התהליך |
הגעתי לשלב הראשון של הראיונות (השלב הטכני) המראיין סיפר על החברה ועל התפקיד ולאחר מכן שאל אותי מספר שאלות מקצועיות |
|
| שאלות מתוך הראיון |
1) זיהוי פונקציות לוכיות ורכיבים לוגים מתוך דיאגרמת גלים של כיסות ויציאה
2) שאלה באסמבלי : שפת מחשב היודעת רק לקדם או לפגר רגיסטר ובנוסף פקודה הקופצת לשורת קוד אחרת במקרה ותוצאת השורה היא אפס
בהינתן שני מספרים A ו B כתוב קוד פונקציה המחזירה A*B |
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על סיווה :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת מארוול
מאי 2007
|
23.11.2016
|
|
|
| פרטים לגבי התהליך |
ראיון עבודה לחברה בתור סטודנט |
|
| שאלות מתוך הראיון |
נתונה מערכת בעלת שתי כניסות, בכניסה 1 ישנו X בעל 4 סיביות ובכניסה 2 ישנו X+2 גם כן בעל 4 סיביות.
המוצא של המערכת הוא X+1 בעל 4 סיביות.
צריך לממש את המערכת הנ”ל מבלי להשתמש במחברים או מחסרים. |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
נובמבר 2016
|
| |
אם X הוא זוגי אז במוצא ניתן את X כאשר הסיבית הLSB שלו עם NOT.
אם X הוא אי זוגי אז במוצא ניתן את X+2 כאשר הסיבית ה-LSB שלו עם NOT.
מימוש עם MUX כאשר LSB של X היא הכתובת הבוחרת.
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על מארוול :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל
אפריל 2000
|
21.11.2016
|
|
|
| פרטים לגבי התהליך |
כלל מספר ראיונות שונים |
|
| שאלות מתוך הראיון |
מעגלים אלקטרונים |
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
יש לכם מה להוסיף ?
|
|
|
|
|
|