|
|
|
הוסיפו מידע על מעסיק
|
|
מהנדס FPGA
|
|
שאלות מראיונות עבודה לתפקיד
|
|
|
|
|
|
|
Theworker >
חומרה
>
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
130 - 121 מתוך 145
|
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת ROKAR |
16.12.2016
|
|
|
| פרטים לגבי התהליך |
שני ראיונות, אחד עם מהנדס בכיר ושני עם ראש התחום. |
|
| שאלות מתוך הראיון |
כיצד מתמודדים עם Meta stability? |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
דצמבר 2016
|
| |
Flip flop cascade
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על ROKAR :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת סיווה |
27.11.2016
|
|
|
| פרטים לגבי התהליך |
הגעתי לשלב הראשון של הראיונות (השלב הטכני) המראיין סיפר על החברה ועל התפקיד ולאחר מכן שאל אותי מספר שאלות מקצועיות |
|
| שאלות מתוך הראיון |
1) זיהוי פונקציות לוכיות ורכיבים לוגים מתוך דיאגרמת גלים של כיסות ויציאה
2) שאלה באסמבלי : שפת מחשב היודעת רק לקדם או לפגר רגיסטר ובנוסף פקודה הקופצת לשורת קוד אחרת במקרה ותוצאת השורה היא אפס
בהינתן שני מספרים A ו B כתוב קוד פונקציה המחזירה A*B |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על סיווה :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת מארוול |
23.11.2016
|
|
|
| פרטים לגבי התהליך |
ראיון עבודה לחברה בתור סטודנט |
|
| שאלות מתוך הראיון |
נתונה מערכת בעלת שתי כניסות, בכניסה 1 ישנו X בעל 4 סיביות ובכניסה 2 ישנו X+2 גם כן בעל 4 סיביות.
המוצא של המערכת הוא X+1 בעל 4 סיביות.
צריך לממש את המערכת הנ”ל מבלי להשתמש במחברים או מחסרים. |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
נובמבר 2016
|
| |
אם X הוא זוגי אז במוצא ניתן את X כאשר הסיבית הLSB שלו עם NOT.
אם X הוא אי זוגי אז במוצא ניתן את X+2 כאשר הסיבית ה-LSB שלו עם NOT.
מימוש עם MUX כאשר LSB של X היא הכתובת הבוחרת.
|
| |
|
| |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על מארוול :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
21.11.2016
|
|
|
| פרטים לגבי התהליך |
כלל מספר ראיונות שונים |
|
| שאלות מתוך הראיון |
מעגלים אלקטרונים |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
05.10.2016
|
|
|
| פרטים לגבי התהליך |
שני ראיונות כאשר בסופם ישנה הצעת עבודה.
עברתי את הראיון הראשון ונכשלתי בשני. |
|
| שאלות מתוך הראיון |
1. קבלת וקטור של 8 ביטים והוצאת כמות האחדות בו - לא על ידי Full Adders או מפת קרנו.
2. מימוש fifo בחומרה - דגש על כיצד בונים את האותות המראים על full וempty.
3. 8. חידה: 25 סוסים, מירוץ של 5 סוסים כל פעם. מה מינימום המירוצים בהן ניתן לבדוק מי ה3 הכי מהירים. (לא ניתן לבדוק זמנים, רק מיקום) (כל סוס לבדוק האם יש 3 מהירים יותר ממנו) |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
אוקטובר 2016
|
| |
1. שימוש בrom - הרום מכיל את כמות האחדות שבכתובת. הוקטור הוא הכתובת לrom.
2. שימוש בציקליות - full -> האם next+1==first.
3. כל סוס לבדוק האם יש 3 מהירים יותר ממנו.
לאחר 5 המירוצים הראשונים ניתן לפסול את השניים האחרונים מכל מירוץ.
אחרי כן מירוץ של חמשת הראשונים מכל מירוץ - ניתן לפסול את שני האחרונים וכל הסוסים שהשתתפו במירוץ בו הגיעו ראשונים. וכו...
|
| |
|
| |
אפריל 2018
|
| |
סהכ 9 מירוצים.
|
| |
|
| |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת מלאנוקס |
19.09.2016
|
|
|
| פרטים לגבי התהליך |
ראיון של שעתיים אני זוכר רק שאלה אחת |
|
| שאלות מתוך הראיון |
יש רכיב שמקבל שני מספרים ומחזיר מינימון ומקסימום.
סדר 6 מספרים מהגדול לקטן במינימום רכיבים כאלה |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על מלאנוקס :
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
05.09.2016
|
|
|
| פרטים לגבי התהליך |
Interview simple, but right on target. |
|
| שאלות מתוך הראיון |
Design a clock divide-by-3 circuit with 50% duty cycle with minimum hardware |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
ספטמבר 2016
|
| |
2.Then use a falling edge of clock to sample one of the counter bits and generate a delayed version, combine the rising edge bits and falling edge bit in a way that will generate a divide-by-3 output.
|
| |
|
| |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אלישרא |
05.08.2016
|
|
|
| פרטים לגבי התהליך |
3 ראיונות כולל מנכ"ל, ראיון מקצועי וhr |
|
| שאלות מתוך הראיון |
רק על פרויקטים שעשיתי בעבודה קודמת, התעמקו בפרויקטים הקשורים לפיתוח לfpga. |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אלישרא :
|
|
|
יש לכם מה להוסיף ?
|
|
|
|
|
|
שכר לתפקיד מהנדס FPGA
